 |
Conference papers
System-level Evaluation of Chip-Scale Silicon Photonic Networks for Emerging Data-Intensive Applications
Aditya Narayan
1
Yvain Thonnart
2, 3
Pascal Vivet
4
Ajay Joshi
1
Ayse Coskun
1
3
LFIM - Laboratoire Fonctions Innovantes pour circuits Mixtes
UGA - Université Grenoble Alpes, DSCIN - Département Systèmes et Circuits Intégrés Numériques : DRT/LIST/DSCIN
Aditya Narayan 1
Author
Yvain Thonnart 2, 3
Author Employer institution : Commissariat à l'énergie atomique et aux énergies alternatives IdHAL : yvain-thonnart ORCID : https://orcid.org/0000-0001-7721-5796
Pascal Vivet 4
Author
Ajay Joshi 1
Author
Ayse Coskun 1
Author
1
BU - Boston University [Boston] (One Silber Way, Boston, MA 02215 - United States)
2
DACLE-LETI - Département d'Architectures, Conception et Logiciels Embarqués-LETI (CEA Grenoble - France)
- CEA-LETI - Commissariat à l'énergie atomique et aux énergies alternatives - Laboratoire d'Electronique et de Technologie de l'Information : DRT/LETI (MINATEC 17, rue des Martyrs, 38054, Grenoble Cedex 9 - France)
- DRT (CEA) - Direction de Recherche Technologique (CEA) : DRT (France)
- CEA - Commissariat à l'énergie atomique et aux énergies alternatives : DRT (Centre de Saclay Centre de Grenoble Centre de Cadarache etc - France)
- DRT (CEA) - Direction de Recherche Technologique (CEA) : DRT (France)
- UGA - Université Grenoble Alpes (Adresse CS 40700 - 38058 Grenoble cedex - France)
3
LFIM - Laboratoire Fonctions Innovantes pour circuits Mixtes (CEA-Grenoble - France)
- UGA - Université Grenoble Alpes (Adresse CS 40700 - 38058 Grenoble cedex - France)
- DSCIN - Département Systèmes et Circuits Intégrés Numériques : DRT/LIST/DSCIN (France)
- LIST - Laboratoire d'Intégration des Systèmes et des Technologies : DRT/LIST (DRT/LIST
Nano-INNOV
Avenue de la Vauve
91120 Palaiseau
- France)
- DRT (CEA) - Direction de Recherche Technologique (CEA) : DRT/LIST (France)
- CEA - Commissariat à l'énergie atomique et aux énergies alternatives : DRT (Centre de Saclay Centre de Grenoble Centre de Cadarache etc - France)
- DRT (CEA) - Direction de Recherche Technologique (CEA) : DRT/LIST (France)
- LIST - Laboratoire d'Intégration des Systèmes et des Technologies : DRT/LIST (DRT/LIST
Nano-INNOV
Avenue de la Vauve
91120 Palaiseau
- France)
4
DSCIN - Département Systèmes et Circuits Intégrés Numériques (France)
- LIST - Laboratoire d'Intégration des Systèmes et des Technologies : DRT/LIST (DRT/LIST
Nano-INNOV
Avenue de la Vauve
91120 Palaiseau
- France)
- DRT (CEA) - Direction de Recherche Technologique (CEA) : DRT/LIST (France)
- CEA - Commissariat à l'énergie atomique et aux énergies alternatives : DRT (Centre de Saclay Centre de Grenoble Centre de Cadarache etc - France)
- DRT (CEA) - Direction de Recherche Technologique (CEA) : DRT/LIST (France)
Document type :
Conference papers
Complete list of metadata
https://hal-cea.archives-ouvertes.fr/cea-03471369
Contributor : Yvain Thonnart Connect in order to contact the contributor
Submitted on : Wednesday, December 8, 2021 - 6:41:27 PM
Last modification on : Friday, December 10, 2021 - 3:48:25 AM
Contributor : Yvain Thonnart Connect in order to contact the contributor
Submitted on : Wednesday, December 8, 2021 - 6:41:27 PM
Last modification on : Friday, December 10, 2021 - 3:48:25 AM
Identifiers
- HAL Id : cea-03471369, version 1
- DOI : 10.23919/DATE48585.2020.9116496
Collections
CEA | DSCIN | DRT | LIST | LETI | CEA-GRE | GS-ENGINEERING | GS-COMPUTER-SCIENCE | UGA
Citation
Aditya Narayan, Yvain Thonnart, Pascal Vivet, Ajay Joshi, Ayse Coskun. System-level Evaluation of Chip-Scale Silicon Photonic Networks for Emerging Data-Intensive Applications. 2020 Design, Automation & Test in Europe Conference & Exhibition (DATE), Mar 2020, Grenoble, France. pp.1444-1449, ⟨10.23919/DATE48585.2020.9116496⟩. ⟨cea-03471369⟩
Metrics
Les métriques sont temporairement indisponibles