

## **Banc de test de composants en avalanche a fort courant (200A) pendant des temps courts (2 $\mu$ s)**

Yvan Lausenaz, Daniel Chatroux, Dominique Lafore, Jean-Michel Li

► **To cite this version:**

Yvan Lausenaz, Daniel Chatroux, Dominique Lafore, Jean-Michel Li. Banc de test de composants en avalanche a fort courant (200A) pendant des temps courts (2  $\mu$ s). EPF'98 - Electronique de Puissance du Futur, Dec 1998, Belfort, France. cea-03293827

**HAL Id: cea-03293827**

**<https://hal-cea.archives-ouvertes.fr/cea-03293827>**

Submitted on 21 Jul 2021

**HAL** is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

# BANC DE TEST DE COMPOSANTS EN AVALANCHE A FORT COURANT (200 A) PENDANT DES TEMPS COURTS (2 $\mu$ s)

Yvan LAUSENAZ, Daniel CHATROUX  
CEA VALRHO  
DCC/DTE/SLC/LETC  
BP 111 26702 PIERRELATTE

Dominique LAFORE, Jean-Michel LI  
CEGEMA - Ecole Supérieure des Ingénieurs de Marseille  
13451 MARSEILLE Cedex 20

**Résumé :** Les besoins en alimentations de puissance, du nouveau projet d'enrichissement de l'uranium SILVA (Séparation Isotopique par Laser de la Vapeur Atomique d'uranium), sont à l'origine d'études menées depuis 5 ans au Laboratoire d'Electronique de Puissance du C.E.A. Pierrelatte pour remplacer les tubes dans les commutateurs haute tension. Les travaux ont concerné les alimentations de puissance avec commutations sous haute tension [1] utilisant les structures de mise en série et mise en matrice de petits composants standards de puissance. Nous présentons ici une machine de test permettant de caractériser l'aptitude à l'écrêtage de composants (MOS, IGBT, diode) en régime extrême : jusqu'à 200 A durant 2  $\mu$ s.

## 1. INTRODUCTION

Le Laboratoire Electrotechnique et Technologie des lasers à vapeur de Cuivre (LETC) du Commissariat à l'Energie Atomique de Pierrelatte a en charge l'étude et le développement des alimentations électriques de fortes puissances pour le procédé d'enrichissement de l'uranium par laser SILVA. La spécialité du laboratoire est le remplacement des tubes (thyatron, ignitron et tétrode) par des matrices de petits composants standards de l'électronique de puissance sur circuits imprimés. Les résultats obtenus donnent lieu à une présentation orale à EPF'98 [2].

Ces travaux, réalisés avec le département EEPS de l'ESIM (Ecole Supérieure des Ingénieurs de Marseille), nécessitent une très bonne connaissance des performances des composants et donc la réalisation d'outils de caractérisation **des performances des composants de puissance en régime extrême**. A ce titre, un banc de test de systèmes d'écrêtage, à fort courant et pendant des temps courts, a été réalisé.

Fixons d'ores et déjà ici le vocabulaire employé.

L'**écrêtage** est relatif à l'aptitude d'un système à tenir une tension sans limiter le courant qui le traverse. Cette fonction peut être assurée par un composant unique (une transistor par exemple) ou par une association de composants « Fig. 11 ». Le terme écrêtage, lié au composant, est parfois remplacé par celui d'**avalanche** (sous-entendue contrôlée) plus justement lié au phénomène interne de la puce. Ce fonctionnement est dans certaines limites non destructif pour le composant.

Le **claquage**, emprunté au domaine des isolants, traduit une destruction irréversible du composant par filamentation du silicium de la puce. Ce phénomène est localisé (ponctuel) alors que celui de l'avalanche est en général réparti (dans le volume).

De plus amples informations sur ces phénomènes de multiplication de charges et d'ionisation sont présentées et expliquées dans l'ouvrage référencé [3] (Vol. 1 Chap. 3).

## 2. BESOINS

Pour SILVA, comme pour tous les grands équipements, la fiabilité des alimentations de puissance doit être d'autant plus élevée que la présence d'un grand nombre d'entre elles augmente la probabilité globale de défaillance de l'installation.

Aussi ces besoins de fiabilité, de disponibilité et de maintenabilité nous ont conduit à étudier la topologie d'alimentations de puissance à deux niveaux différents :

- ↳ composant : tests et choix des composants les mieux adaptés aux besoins,
- ↳ association de composants : choix, tests et dimensionnement des structures offrant la plus grande fiabilité [4].

Dans le domaine de la mise en série de composants semi-conducteurs, les surtensions rencontrées sont des phénomènes brefs dans le temps [5] n'induisant pas de surcourant [6] et [7]. Cette topologie nécessite donc l'étude de la fonction générale d'écrêtage, pour des temps courts, afin d'assurer la limitation en tension aux bornes des étages.

### 2.1. Caractérisation de composants

#### 2.1.1. Dispersion des caractéristiques

D'une façon générale, un échantillon de composants issus d'une même série qui présente de fortes dispersions, sur une ou plusieurs caractéristiques, traduit un processus de fabrication non totalement maîtrisé. La présence d'un caractère aléatoire traduit en général une fiabilité médiocre du système incluant le dit composant.

De plus, les topologies associant de nombreux composants (série parallèle et matrice) nécessitent des dispersions minimum sur les caractéristiques (notamment

sur les tensions d'écrêtage) afin d'assurer de bonnes répartitions de tension et de courant durant les différentes phases de fonctionnement.

### 2.1.2. Aptitudes des composants

La fiabilité d'un équipement électronique passe forcément par le choix de composants fiables. Il convient donc de tester les composants afin de sélectionner les plus robustes, ou tout du moins les mieux adaptés aux besoins. Notons que le test de tous les composants n'est pas nécessaire si la population réunie présente très peu de dispersion de caractéristique.

## 2.2. Caractérisation d'association de composants

Un des choix technologiques concernant les associations de composants semi-conducteurs en série est l'absence de réseau d'équilibrage en tension, statique ou dynamique, entre les différents étages. La technique consiste à assurer la maintien de chaque étage dans son domaine de sécurité en tension, de façon individuelle [7] et [6].

Ainsi la protection en tension de chaque étage (qui agit directement sur la fiabilité du produit) utilise soit l'écrêtage passif (typiquement l'utilisation d'une transil en parallèle sur la partie à protéger), soit l'écrêtage actif (contre-réaction sur la commande du composant à protéger afin qu'il auto régule la tension à ses bornes [8]), soit la capacité d'écrêtage intrinsèque des composants classiquement rencontrée avec les transils et certaines diodes mais aussi présente pour de courtes durées avec les MOS et les IGBTs de conception récente.

### 2.2.1. Produit existant

Le montage classiquement employé pour caractériser les écrêteurs utilise la technique d'ouverture sur source de courant :




Figure 1 : schéma de test utilisant l'ouverture sur une source de courant

Cette méthode, utilisée par exemple pour la caractérisation des diodes en énergie d'avalanche, par les fabricants, consiste à faire croître un courant dans une inductance au travers d'un interrupteur fermé. Son ouverture imposera le courant dans le composant en essai qui lui est associé en parallèle.




Figure 2 : Formes d'onde associées

Cette technique présente l'avantage de la simplicité de réalisation. Néanmoins, elle ne permet pas l'indépendance de paramètres tels que la durée de l'impulsion et le niveau de courant. De plus, les formes du courant (triangulaire) et de la tension (trapézoïdale) sont difficiles à exploiter.

Aussi avons nous opté pour l'étude et la réalisation d'un équipement permettant le réglage indépendant des paramètres (durée de l'impulsion, intensité du courant d'écrêtage) conduisant à une simplicité (toute relative) de l'interprétation des résultats (tension et courant synchronisés sous forme de créneaux).

## 3. LA MACHINE A AVALANCHE

### 3.1. Principe




Figure 3 : schéma de la Machine à Avalanche

Le principe de fonctionnement est d'appliquer un créneau sur le composant caractériser en régime d'écrêtage en fermant l'interrupteur haute tension et en limitant le courant grâce à la résistance  $R_1$ . Les formes de tension et de courant sont récupérées grâce à une sonde haute tension ( $\times 100$ , 2500  $V_{max}$ ) et une sonde de courant (tore de courant 0,1 V/A) puis visualisées sur oscilloscope.

Lorsque la tension imposée, par la fermeture de l'interrupteur HT sur  $R_1$  en série avec le composant à caractériser, est inférieure à la tension d'écrêtage de ce dernier, le dit composant supporte la tension et bloque le courant.

Au delà de la tension d'écrêtage, le composant en essai fixe la tension à ses bornes en fonction du courant qui le traverse, qui est limité par la résistance  $R_1$ .

On soumet le composant en essai aux phases suivantes :


**Blocage** : le créneau de tension appliqué au composant a une valeur inférieure à la tension maximale

qu'il supporte (tension qu'on appellera d'écrêtage). L'utilisateur fixe la valeur de la tension aux bornes du composant et ce dernier bloque le courant.

**Écrêtage** : au delà de cette valeur de tension maximum supportée par le composant, l'utilisateur va fixer la valeur du courant qui le traverse alors que le composant fixe la valeur de la tension à ses bornes (généralement en fonction du courant qui le traverse).

**Claquage** : lorsque le produit tension  $\times$  courant  $\times$  temps appliqué au composant représente une énergie maximum supportable, la puce est détruite.

L'oscillogramme suivant est un exemple de relevé observable durant le test d'une diode 1200 V en boîtier TO220 (STTA812D).



**Figure 4** : Oscillogramme d'écrêtage puis de claquage d'une diode 1200 V

Dans la première partie, nous forçons la diode à écrêter une vingtaine d'ampères. Avec un tel courant, le composant impose 1300 V à ses bornes. Au bout de 1,7  $\mu$ s, l'énergie apportée à la puce engendre une température limite de jonction (impulsion courte  $\Rightarrow$  fonctionnement adiabatique). Il y a création de paires électron - trou, croissance rapide du courant, fusion du silicium et destruction de la puce :

$$1300 \text{ V} \times 20 \text{ A} \times 1,7 \mu\text{s} = 44,2 \text{ mJ}$$

Lorsque la puce passe d'un fonctionnement d'écrêtage à un claquage, la tension s'écroule à ses bornes d'où une croissance brutale du courant dans le composant. Le claquage est dû à une filamentation dans le cristal du silicium [3].

### 3.2. Fonctions

La fonction de ce banc de test est d'appliquer un créneau de tension (jusqu'à 2 kV) ou un créneau de courant (jusqu'à 200 A), pendant une durée réglable (plusieurs microsecondes), au composant à tester.

La *Machine à Avalanche* répond donc aux besoins de caractérisations énoncés précédemment aux niveaux :

- Composant :
  - mesure de la tension d'écrêtage,
  - mesure du courant d'écrêtage supporté,
  - d'où calcul de l'énergie d'écrêtage supportée,
- Prélèvement de composant :
  - mesure des dispersions sur les tensions d'écrêtage,

- mesure des dispersions sur les énergies supportées durant l'écrêtage.


- Association de composants :
  - caractérisation des systèmes d'écrêtage (actif ou passif) ; détermination des caractéristiques inverses et observation des critères de stabilité.

### 3.3. Structure

La *Machine à Avalanche* est constituée :

- D'un interrupteur haute tension (carte à MOS 3500 V) très rapide, commandé à l'ouverture et à la fermeture (durée de conduction variable jusqu'à 50  $\mu$ s) et capable de commuter jusqu'à 320 A en impulsion courte (2  $\mu$ s). On fixe la fréquence de fonctionnement à 0,5 Hz afin d'éviter tout échauffement de la puce du composant en essai au fil des impulsions ( $R_q$  : les essais sont effectués à température ambiante  $\sim 21 \text{ }^\circ\text{C}$ ).
- De deux résistances ;  $R_1$  de limitation du courant et  $R_2$  de décharge des capacités parasites du composant en essai.
- D'une partie métrologie (mesure de tension aux bornes du composant et du courant d'écrêtage le traversant).
- D'une mécanique assurant le placement aisé du composant à tester et la sécurité de l'utilisateur en laissant les potentiels dangereux hors de portée.
- D'une alimentation haute tension (2 kV) extérieure.

L'interrupteur haute tension utilisé est un des produits développés au LETC, basé sur la mise en matrice de composants (ici des MOS 500 V, 0,85  $\Omega$ ). Il a la particularité d'être commandé à la fois à l'ouverture et à la fermeture, et d'utiliser le principe de l'écrêtage actif sur chaque étage.



**Figure 5** : photographie de la carte à MOS

### 3.4. Réalisation

Les figures suivantes représentent la vue d'ensemble de la *Machine à Avalanche* réalisée : fermée « Fig. 6 » puis ouverte « Fig. 7 ».




Figure 6 : photographie de la Machine à Avalanche : vue de face




Figure 7 : photographie de la Machine à Avalanche ouverte

#### 4. ETUDE DE DIFFERENTS TYPES D'ECRETEURS

##### 4.1. Sélection de composants

Rappelons ici la nécessité de bien connaître le type de composants utilisés lorsqu'ils interviennent dans des associations de plusieurs milliers de pièces.

La Machine à Avalanche permet notamment de comparer plusieurs types de diodes suivant certains critères choisis afin de déterminer les composants susceptibles de fonctionner en mode d'avalanche.

##### 4.1.1. Diodes

Le critère de sélection des diodes pour la mise en matrice est le suivant. Une diode sera jugée suivant son aptitude à fonctionner en écrêtage durant  $2 \mu\text{s}$  et sera considérée comme :

- mauvaise si elle ne supporte pas son courant direct nominal en courant d'écrtage,
- bonne si elle supporte son courant direct nominal en courant d'écrtage

Les essais sont effectués avec des impulsions de  $2 \mu\text{s}$  du fait des temps courts relatifs aux surtensions dans les mises

en série de composants semi-conducteurs. Les diodes sélectionnées selon ces critères sont utilisées en série et en matrice sans aucun élément d'équilibrage.

Le tableau suivant représente les tests effectués et les résultats obtenus sur quelques uns des différents lots de diodes étudiées.

Références	$I_{F(AV)}$	$V_{RRM}$	Classification
STTA 1212 D	12 A	1200 V	bonne
STTA 1512 P	15 A	1200 V	mauvaise
STTA 2512 P	25 A	1200 V	mauvaise
STTA 2006 P	20 A	600 V	mauvaise
STTA 812 D	8 A	1200 V	bonne
BYW 98 200	3 A	200 V	bonne
BYW 100 200	1,5 A	200 V	bonne

Rappelons que ce ne sont pas des sélections effectuées sur tous les composants avant implantation, mais des tests uniquement sur une population où les caractéristiques et les dispersions sont étudiées.

L'oscillogramme suivant représente un exemple de relevé concernant l'aptitude d'une diode BYW 100 200 à supporter 4 fois son courant nominal ( $4I_n$ ) en courant d'écrtage durant  $2 \mu\text{s}$ .





Figure 8 : Oscillogramme de l'écrtage d'une diode BYW 100 200

##### 4.1.2. MOS 500 V 0,85 $\Omega$

Le choix du MOS 500 V  $0,85 \Omega$  retenu pour la mise en matrice au Laboratoire Electrotechnique et Technologie des lasers à vapeur de Cuivre, a porté sur les critères suivants :

- Aptitude à fonctionner en écrtage, regroupant la valeur de la tension d'écrtage et l'énergie dissipable dans la puce avant sa destruction.
- Dispersion minimale sur un échantillon de composants identiques des valeurs de tension d'écrtage et d'énergies maximales supportées.

Les courbes suivantes présentent l'aptitude du MOS retenu à fonctionner en écrtage (dit intrinsèque).



**Figure 9 :** Oscillogramme de l'écrêtage intrinsèque d'un MOS 500 V


La tension d'écrêtage à faible courant de ce composant est d'environ 600 V. Ici, traversé par un courant de 30 A, le MOS fixe sa tension à 630 V. L'énergie dissipée dans la puce est alors d'environ 40 mJ. Le maximum atteint sur ce produit fut de 80 mJ, plus que pour les composants d'autres fabricants testés.

## 4.2. Etude d'écrêteurs

### 4.2.1. Modes d'écrêtage principaux


Dans une mise en série de composants sous haute tension, chacun d'entre eux doit être maintenu dans son aire de sécurité en tension, d'où l'utilisation de fonctions d'écrêtage, passif ou actif [9] :

- **L'écrêtage passif.** Il consiste le plus souvent en l'utilisation d'une transil ou d'un varistance en parallèle avec l'élément à protéger. Facile de mise en œuvre, il possède néanmoins le problème d'une résistance dynamique élevée susceptible, sous fort courant de faire croître la tension au-delà de la valeur critique.



**Figure 10 :** Exemple d'écrêtage passif

- **L'écrêtage actif.** Plus délicat de mise en œuvre, il consiste à contrôler la tension aux bornes du composant à protéger (TJB, MOS ou IGBT) par action sur son électrode de commande [8].




**Figure 11 :** Exemple d'écrêtage actif

Notons aussi l'existence de composants semi-conducteurs récents possédant une bonne aptitude à l'écrêtage intrinsèque « Fig. 9 ». Bien que cette capacité soit un de nos critères de choix pour la sélection des MOS, ce mode de protection en tension n'est jamais utilisé seul. On lui préfère un des deux modes d'écrêtage cités précédemment.

L'étude sur les modes d'écrêtage grâce à la *Machine à Avalanche* concerne :

- La comparaison entre les écrêteurs :
  - résistance dynamique.
  - énergie dissipable.
- L'étude de l'écrêteur actif :
  - stabilité de la boucle de contre-réaction.
  - stabilité de la mise en série d'écrêteurs.

### 4.2.2. Résistance dynamique




**Figure 12 :** caractéristique inverse typique d'un écrêteur

La résistance dynamique d'un écrêteur traduit l'évolution de la tension d'écrêtage en fonction du courant d'écrêtage.

Prenons le cas d'un MOS 500 V protégé en tension par une transil 440 V. Dans le cas de l'écrêtage passif, un fort courant dans la diode peut augmenter la tension aux bornes du MOS jusqu'à sa tension d'écrêtage propre (typiquement 600 V dans notre cas). En écrêtage actif, grâce à la très forte transconductance du MOS, la résistance dynamique est bien plus faible (presque nulle). La tension est alors beaucoup plus stable.

Le réseau de courbes suivant représente la caractéristique d'écrêtage d'un MOS 500 V, en écrêtage actif, passif (utilisation d'une transil 440 V dans les deux cas) et intrinsèque.




**Figure 13 :** Caractéristiques dynamiques de trois modes d'écrêtage différents

- **l'écrêtage intrinsèque** du MOS commence à 600 V. A 60 A, la tension imposée se situe aux alentours de 800 V, ce qui correspond à l'énergie limite du MOS pour un essai durant 2 μs.
- **l'écrêtage passif** ; la diode impose plus de 600 V aux bornes du MOS à protéger dès 60 A de courant d'écrêtage. Le transistor doit donc pouvoir fonctionner en écrêtage intrinsèque dans ce cas.

- **l'écrêtage actif** ; la résistance dynamique est très faible. La tension n'atteint pas 500 V aux bornes du composant « Fig. 14 », et le niveau de courant accessible avant destruction du composant est bien plus important qu'avec l'écrêtage intrinsèque. Ici, le composant ne fonctionne pas en régime d'écrêtage intrinsèque mais en régime linéaire.

#### 4.2.3. Energie dissipable



**Figure 14 :** caractéristique de l'écrêtage actif d'un MOS 500 V par une transil 440 V

Le tableau ci-dessous présente les différences d'aptitude à l'écrêtage où le courant d'écrêtage transite exclusivement par la puce du composant à protéger.


	écrêtage intrinsèque	écrêtage actif
<i>durée de l'écrêtage</i>	2 $\mu$ s	2 $\mu$ s
<i>énergie dissipée</i>	80 mJ (maximum)	110 mJ*
<i>courant atteint</i>	65 A (maximum)	110 A*
<i>densité de courant</i>	325 A/cm <sup>2</sup>	550 A/cm <sup>2</sup>

\* : limité par le banc d'essai

En écrêtage actif, les densités de courant accessibles varient du simple au double et les énergies dissipables augmentent de 27 % par rapport à l'écrêtage intrinsèque (pour des impulsions, rappelons-le, de 2  $\mu$ s).

#### 4.2.4. Stabilité de l'écrêteur actif


Comme nous l'avons précédemment laissé sous-entendre, l'écrêtage actif « Fig. 15 » peut être abordé comme une boucle de régulation sur la tension. La transil entre le point chaud et l'électrode de commande représente la consigne. C'est par elle que s'effectue la contre-réaction sur la commande.



**Figure 15 :** schéma classique d'un écrêteur actif par transil 440 V sur un MOS 500 V

Une des difficultés de mise en œuvre de ce mode d'écrêtage concerne la stabilité de cette boucle de régulation pour le domaine des faibles courants. Les

courbes « Fig. 16 » montrent les signaux obtenus sur la *Machine à Avalanche* lors d'un tel écrêtage. Une sonde pour mesurer la tension de commande est utilisée.



**Figure 16 :** oscillogramme de l'écrêtage actif réalisé par association d'un MOS 500 V et d'une transil 440 V ; instabilité de la tension de commande

On remarque un signal de commande très perturbé (6 V continu  $\pm$  12,5 V ici) dont le niveau de tension peut détruire l'oxyde de grille, spécifié à  $\pm$  20 V pour notre composant.

Un des remèdes consiste à réduire le gain de la boucle en plaçant quelques ohms en série avec la transil, et de modifier la valeur de la résistance de pull-down.

#### 4.2.5. Stabilité de la mise en série d'écrêteurs actifs

Un autre problème de l'utilisation de l'écrêteur actif concerne son association en série. Ce point fait actuellement l'objet d'études en collaboration avec l'ESIM et la société CENTRALP Enertronic [2], principal collaborateur industriel du laboratoire.

## 5. CONCLUSION

Le banc de test réalisé, répondant à nos besoins de caractérisation en avalanche de petits composants d'électronique de puissance, a contribué à la réalisation d'une gamme de commutateurs alliant à la fois performances et fiabilité. Bien que d'un principe simple, notons qu'il nécessite l'utilisation d'un interrupteur haute tension fort courant, très rapide, commandable à l'ouverture et à la fermeture.

Actuellement, des études se poursuivent sur les caractérisations de composants (évolution des performances des composants au fil des années et des lots de fabrication par exemple) et sur les techniques d'écrêtage : mise en série d'écrêteurs actifs.

Ce dernier point nécessite des niveaux de tension d'essai plus élevés, d'où la réalisation récente d'une *Machine à Avalanche II* offrant des plages en tension et en courant plus importantes : 5 kV 500 A. Cette version, plus puissante, utilise comme interrupteur haute tension une carte à MOS du type de celle industrialisée par la société CENTRALP pour les alimentations des lasers à vapeur de cuivre [2].

## 6. REFERENCES

- [1] D. CHATROUX, D. LAFORE, Interrupteurs rapides haute tension, application dans le domaine du nucléaire. *EPF'96*, Grenoble, 16-18 déc. 1996, pp139-143



- [2] D. CHATROUX, Y. LAUSENAZ, J-F. VILLARD  
L. GARNIER, D. LAFORE, J-M. LI, Fiabilité des  
commutateurs 25 kV, 1600 A utilisant 3500 MOS.  
*EPF'98*, Belfort, 16-18 déc. 1998
- [3] J. ARNOULD, P. MERLE, *Dispositifs de l'électro-  
nique de puissance*. Edition HERMES, Paris 1992
- [4] Y. LAUSENAZ, Etude de la fiabilité des mises en série  
de composants MOSFETs, rapport de DEA Génie  
Electrique, Faculté des Sciences & Techniques de  
St Jérôme Marseille, 1997
- [5] H. FOCH, T. MEYNARD, R. ARCHES, M. METZ,  
Etude comparative des techniques de mise en série dans  
les convertisseurs alimentés sous haute tension, *EPF'92*  
Marseille
- [6] N. LAPASSAT, Etude du comportement en com-  
mutation douce des semi-conducteurs associés en série.  
Thèse de Doctorat, USTL, octobre 1998
- [7] R. GUIDINI, Interrupteur rapide haute tension réalisé  
par mise en série de composants semi-conducteurs pour  
convertisseurs de forte énergie. Thèse de Doctorat,  
USTL, janvier 1995
- [8] J-M. LI, D. LAFORE, S. TIAN, Energy absorption  
devices for solid-state interruption, *EPE journal* Vol.7  
no 1-2 aout-octobre 1997
- [9] T. REIMANN, R. KRÜMMER, J. PETZOLDT, Active  
voltage clamping techniques for overvoltage protection  
of MCT, *EPE'97* Trondheim