energy-driven devices and circuit designs for resistive random access memories
Dispositifs et circuits à convenance énergétique pour les mémoires résistives
Résumé
Nowadays, electronic devices are implemented to carry out a wide set of tasks, ranging from high performance processing to low power sensing. Aggressive technological downscaling has allowed to obtain smarter devices, where increased design complexity brings a higher number of functions per chip area, along with faster operational speed and lower power consumption. However, advanced technologicalnodes have been suffering from architectural limitations, such as the Von Neumann’s bottleneck, as well as delay and power loss over interconnections lines. As a results, new solutions are demanded in order to achieve ever increasing performances. To tackle the challenge, the so-called More-than-Moore devices havebeen emerging, where the hardware architecture as a whole is revisited, for example as in In Memory Computing (IMC) or Near Memory Computing (NMC), where the computation is brought onto, or in close proximity to the memory.This thesis presents alternative solutions to the need of both process miniaturizationand better energy efficiency in the field of semiconductor memories. It focuseson emerging Resistive Random Access Memory (RRAM) technology, and consistsof two main conceptual parts:- The experimental study on RRAM as energy source, where an architecture able to retain both information and energy is envisaged. Cyclic Voltammetry tests are performed on a wide range of State-Of-the-Art (SOA) devices, evaluating their electrochemical properties. Major traits of RRAM as energy source are outlines and compared to SOA alternatives. Promising energy and power densities are derived, and prospective implementation fields are discussed.- Novel, energy-efficient circuit designs for SOA RRAM write/erase operations. Two different approaches are presented: a programming scheme where the set energy is stored on a charged capacitor, and a Current Digital to Analog Converter (IDAC) based architecture. Design details in 130nm CMOS technology are presented, where the memory array is integrated as BEOF process. We deliver proof of concept, and demonstrate that in both cases a clear advantage in terms of energy cost can be achieved over thestandard pulsed-voltage method.
De nos jours, les appareils électroniques sont mis en oeuvre pour effectuer un large éventail de tâches, allant du traitement haute performance à la détection de faible puissance. Une réduction d’échelle technologique agressive a permis d’obtenir des appareils plus intelligents, où la complexité accrue de la conception apporte un plus grand nombre de fonctions par zone de puce, ainsi qu’une vitesse opérationnelle plus rapide et une consommation d’énergie plus faible. Cependant, les noeuds technologiques avancés ont souffert de limitations architecturales, telles que le Von Neumann Bottleneck, ainsi que de retards et de pertes de puissance sur les lignes d’interconnexion. En conséquence, de nouvelles solutions sont demandées afin d’atteindre des performances toujours plus élevées. Pour relever le défi, les appareils dits More-than-Moore ont émergé, et l’architecture matérielle dans son ensemble a été revisitée, comme avec l’In Memory Computing (IMC) ou Near Memory Computing (NMC).Cette thèse présente des solutions alternatives au besoin de miniaturisation des processus et d’une meilleure efficacité énergétique dans le domaine des mémoires semi-conductrices. Elle se concentre sur la technologie émergente de mémoire vive résistive (RRAM) et se compose de deux parties conceptuelles principales :- L’étude expérimentale sur les RRAM comme source d’énergie, où une architecture capable de retenir à la fois l’information et l’énergie est envisagée. Les tests de Voltammetrie Cyclique sont effectués sur une large gamme de memoires, évaluant leurs propriétés électrochimiques. Les principales caractéristiques des RRAM en tant que source d’énergie sont présentées et comparées aux alternatives. Des densités d’énergie et de puissance prometteuses sont extrapolées et les domaines de mise en oeuvre potentiels sont discutés.- Conceptions de circuits économes en énergie pour les opérations d’écriture des memoires RRAM. Deux approches différentes sont présentées : un schéma de programmation où l’énergie est stockée dans un condensateur chargé, et une architecture basée sur un convertisseur digital-analogique encourant (IDAC). Les détails de conception en technologie CMOS 130 nm sont présentés. Dans les deux cas, un avantage clair en termes de coût énergétique peut être obtenu par rapport à la méthode standard de programmation en tension pulsée.
Origine : Version validée par le jury (STAR)